Nico Lohmann
FPGA-Implementierung eines RISC-V-Prozessors auf Gatter- und Register-Transfer-Ebene

Abstract
Um Studierenden den Aufbau und die Funktionsweise eines Prozessors näherzubringen, wird derzeit in der Technischen Informatik der Universität Osnabrück die Hypothetische Akkumulator-Maschine (HAM) als Beispielarchitektur herangezogen. Mit RISC-V soll nun jedoch eine moderne Alternative bereitgestellt werden, welche im Bereich der Forschung und der Lehre verwendet wird. In der vorliegenden Arbeit wird mithilfe des Schaltkreissimulators Digital eine reduzierte Version der Befehlssatzarchitektur erstellt. Diese Basisversion wird im Verlauf der Arbeit durch neue Befehle, Kontrollregister und eine Pipeline erweitert. Die dafür notwendigen Schritte werden im Detail beschrieben.