Kevin Kuhr
Integration von Hardwarebeschleunigern in eine RISC-V-Prozessorplattform für FPGAs

Abstract
Das Ende von Moores Law erfordert einen Paradigmenwechsel in dem Entwurf von Mikroprozessoren. Um die Ressourcen des Prozessors effizienter nutzen zu können, werden Hardwarebeschleuniger immer wichtiger. Die RISC-V Befehlssatzarchitektur bietet durch seine offene und erweiterbare Struktur eine gute Grundlage für heterogene Systeme und somit Forschung auf diesem Gebiet. In der vorliegenden Arbeit wurde der Rocket-Chip SoC-Generator auf mögliche Integrationsarten von Hardwarebeschleunigern geprüft. Hierzu wurde ein eigener Beschleuniger für die Operation der Matrixmultiplikation entwickelt. Bei der Evaluation des Systems unterstützte die Eigenschaft des Rocket-Chips als SoC-Generator eine breite Exploration des Entwurfsraums. Die Leistungsfähigkeit des Systems wurde durch die Ausführung auf einem FPGA getestet und bewertet. Als Ergebnis stellte sich heraus, dass eine enge Kopplung des Beschleunigers an den Core eine deutliche Leistungssteigerung herbeiführt. Zudem führten spezifische Anpassungen in der Funktionsweise zu einer Steigerung der erzielten Leistung.